Japanese Patent Laying Open Gazette No. 61-27674: "SEMICONDUCTOR MEMORY DEVICE"

This invention disclosed here relates to an improvement in method for arranging memory cells of static RAM. The memory cells have a v-shape or a reversed v-shape at the bottom, which are connected to one digit line, and so arranged that every two memory cell is shifted by the space of 1/2 of the memory cell width in the direction of the word line.

@日本国特許庁(JP)

40特許出願公開

母公開特許公報(A)

昭61-27674

@Int_Cl_4

識別記号

庁内整理番号

❷公開 昭和61年(1986)2月7日

H 01 L 27/10 G 11 C 11/40 6655-5F 7230-5B

審査請求 未請求 発明の数 1 (全5頁)

❸発明の名称 半導体記憶装置

❷特 顧 昭59-149927

❷出 頤 昭59(1984)7月17日

四発明者 篠原

史 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・

アイ研究所内

创出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 大岩 増雄 外2名

朔 相 曹

1.発男の名称

去命徒职政务室

2. 特許請求の範囲

(4) 2次元に配便されたメモリモルの配列を有し、該配列の第1の方向にディジット線を、該配列の第2の方向にワード線を有する半導体配信装置において、上配各メモリセルはそのワード線の方向の下辺又は上辺がV字形をしており、同一のディジット線に接続されるメモリセルが1メモリセルをに上配第2の方向に該方向のメモリセルを分して記憶されていることを特徴とする半導体配便装置。

は 上記メモリセルは 4 つのMIS形トランジスタを含み、上記ワード線が第1と第2のMIS形トランジスタのゲートを形成し、上記ディジット線が第1と第2のMIS形トランジスタのドレインと接続され、第1のMIS形トランジスタのドレインと第4のMIS形トランジスタのゲートとが接続

され、第2のMIS形トランジスタのソースと第4のMIS形トランジスタのドレインと第3のMIS形トランジスタのドレインと第3のMIS形トランジスタのソースと第3のMIS形トランジスタのドレインとの接続が抜ソースおよびドレインを形成する平準体基板表面の衝性領域以外の準電腦を経由して行われていることを特徴とする特許時次の範囲第1項記載の半導体記憶物質。

3. 発明の詳細な説明

(発明の技術分野)

この発明は、半導体配は装置に関し、特にスタチックRAMのメモリセル配列方法の改良に関するものである。

(健康技術)

第1図は一般的なスタチックRAMのメモリセルの国路図を示すものである。図において、T!。
T2はワード線 1 モゲート人力とし、メモリセルとディジット線 2 を接続するアクセストランジスク (第1、第2のMIS形トランジスタ)、T3、

分開幣61-27674(2)

T4はドレインとゲートを互いに交差検続したインパータトランジスタ (第8、第4のMIS形トランジスタ)、R1、R2はトランジスタT3、T4に対しデータ保持電流を供給するため 抵抗である。

この世来の半導体記憶装置のメモリセルパターンとの世来の半導体記憶数で、第3関に示すり、第3関に示すりを発生を発生であた。またりのはよいでは、1 にののでは、1 にのでは、1 にいるには、1 にいるは、1 にいる

を通して第2 ボリシリコン 6 を介して投続されている。

乗2スルーホール8の数は1ビットもたり3個 あり、トランジスタT2, T4のソースおよびド レインとトランジスタT3のゲートと抵抗R2と を接続するもの8c、トランジスタT1のソース とトランジスタT4のゲートと抵抗R1とを接続 するもの8b、トランジスタT3のドレインとト ランジスタT4のゲートとを接続するもの8aが ある。

ここでトランジスタT1のソース(第6 図中の6 下の4)とトランジスタT3のドレイン(第6 図中の6 本下の4)とは話性領域4により接続せずに、活性領域4上の絶縁層上に形成される他の準電層(第6 図中の5)と第2スルーホール8 a. 8 b 内に形成された第2ポリシリコン6 a. 6 とを用いて接続されている。この第2 図の例でトトランジスタT4のゲートである第1ポリンリコン5 も用いて必が、第2ポリシリコンを用いて接続してもよい。

第6 図に、上記接続を示す断面図を示す。図において、11 はその中にトランジスタT1のゲート1が形成されている絶縁層、12 はその上に第1 ボリシリコン 5 が形成されている絶縁層、13 はその中にトランジスタT3のゲート 5 が形成されている絶縁層、14、15 は分離領域、16 は第1 ボリシリコン 5 上に形成された絶縁層である。なお同図中のXY2 は第2 図中のXY2 にそれぞれ対応している。

そして第2回の下端部分を見るとわかるように、この従来のメモリセル3では、上配第2スルーホール8 a は第2 スルーホール8 a というち3番目の第2スルーホール8 a これに関連する括性領域 4 a と第2 ボリシリコン 6 a を、メモリセル3の底辺で電源配線としての第2 なりシリコン 6 b と、分離するための経方向の隔たりが必要である。

従来の半導体配性装置は、第3図のようにメモ リセルの底辺同志が対面し、同一ディジット線2 に接続されるメモリセルが一直線になるよう、メモリセルが配置されている。このため、第2回で示したメモリセル3の左下端部分と右下端部分とはパターンが難であるにもかかわらず、上記3番目の第2スルーホール8mのある中央下端部分によってメモリセルの底辺位置が決定されていた。したがって、メモリセルの譲す法(a 1) が大きくなる欠点があった。

(会明の概要)

この発明は上記のような従来のものの欠点を除去するためになされたもので、メモリセルの底と形状をソ字形または逆V字形とし、間一のディジット級に接続される様メモリセルを、2メモリセル毎にワード様方向には方向のメモリセル幅の1/2だけずれて配置することにより、よりかなチップサイズを有する半導体記憶装置を提供することを目的としている。

〔発明の実施例〕

以下、この発明の一実施例を図について世明す

_ .

特開昭61-27674(3)

る。第4回は本発別の一実施例による半導体配像 装置のメモリセルのパターンを示す。

第4図において、第1図ないし第3図と同一符号は同一のものを示し、本実施例のメモリセルバターンは上輪部と中央部は第2図のものと同じであるが、ベターンに余裕 ある左下輪部と右下輪部とが削除され、V字形の底辺をしている。この結果、実効的な統寸快×2は従来のもの×1より10×経度小さくなっている。

第 5 図は第 4 図で示したメモリセルの配置を示した図である。上辺および側辺におけるメモリセル相互の位置関係は第 3 図で示したものと同じであるが、底辺が V 字形をしているために、底辺における位置関係は 2 分の 1 メモリセルは、一直線上に並ばず、2 パモリセル伝に各セル機寸法の 2 分の 1 だけずれている。

このように、本実施例では、メモリセルの配置 を各セル検寸法の2分の1だけずらしたジグザグ 配置としたので、V字形底辺を持つメモリセルを 効果的に、かつ高密度に配置することができる。

この配置方法ではメモリセル配列の左右の辺に 凹凸10、11が生じるために余分な面積を必要 とするが、縦寸法の縮小の効果はそれ以上に大き く、しかもこの効果はメモリ容量が増大して縦方 向のメモリセル 数が増大する程大きくなる。

なお、上記実施例ではメモリセルがV字形成辺を持つものである場合について示したが、このメモリセルはその真中の下婚部が削除された逆V字形の表辺を持つメモリセルであってもよく、上記と同様の配列により高密度に配置することが可としなる。また、2分の1セルだけずらず方向として左、右、左の順に行なって、イメモリセルで一周期を様成するものを示したが、これは母子との権力が連成できる。

(発明の効果)

以上のようにこの発明によれば、メモリセルを その底辺形状がV字状または逆V字状となるよう


に構成し、かつ同一ビット線に接続される飲まそりセルを、2メモリセル毎に該ビット線と整直な方向に2分の1メモリセルだけずらして配置するようにしたので、ビット線方向の寸法の小さい、従ってチップサイズの小さい半導体配便装置が得られる効果がある。

4. 図面の筒単な説明


第1回は従来の半導体記憶装置におけるメモリセルの回路間、第2回は第1回のメモリセルの配置方法を示す関、第3回は第2回の共用リセルの配置方法を示す関、第4回はこの発明の一変施例による半導体記憶装置におけるメモリセルの配置方法を示す図、第5回は第2回のX-Y-#練断面図である。


1…ワード線、2…ディジット線、3…メモリセル、4…活性領域、5…第1ポリシリコン (導電圧)、6…第2ポリシリコン、7…第1スルーホール、8…第2スルーホール、T1~丁4…第1ないし野4のMIS形トランジスタ、R1、R2…抵抗。

第 1 図











第 3 図

第 4 図



蛭 5 枝



* 6 ES

